รายละเอียดโครงการวิจัย รหัสโครงการ : MRG4680195 ชื่อโครงการ : การให้จังหวะสัญญาณนาฬิกาสำหรับการออกแบบที่ใช้ FPGA ที่ใช้กำลังงานต่ำ   Clock-gating for low-power FPGA based designs หัวหน้าโครงการ : ดารณี หอมดี ทีมวิจัย : ดารณี หอมดี หัวหน้าโครงการ William John Bainbridge นักวิจัยที่ปรึกษา พันธ์ศักดิ์ ศิริรัชตพงษ์ นักวิจัยที่ปรึกษา วันที่เริ่มโครงการ : 1 ก.ค. 2546 วัตถุประสงค์ : 1) To demonstrate reduced power consumption in circuits implemented using FPGAs by applying clock-gating. 2) To develop a consistent, general approach for applying clock-gating in FPGAs 3) To investigate the extent to which clock-gating is feasible in c สถิติการเปิดชม : 669 ครั้ง ดาวน์โหลด : 23 ครั้้ง   แจ้งปัญหาการดาวน์โหลดที่นี่ (* หากไม่สามารถดาวน์โหลดได้) รายงานวิจัย ฉบับสมบูรณ์: รายงานวิจัยฉบับสมบูรณ์ (Full Paper) บทคัดย่อ (Abstract) : แสดงบทคัดย่อ เลือกดาวน์โหลดแบบลิงค์ :